SoC开发成本高涨，Synopsys快速原型设计平台帮助企业降低风险

与全球低迷经济环境形成鲜明对比的是，SoC芯片开发成本的不断增加，投资开销日益高涨，这对SoC芯片的验证提出了重大挑战。如何以低成本、低投入快速的实现原型设计对于芯片厂商来说显得意义非凡。一般来说，芯片厂商通常采用几种方式来完成原型设计。一是通过自己开发FPGA原型来进行验证设计，这往往需要花费很长的时间，并且在调试过程中困难相当大。另一种方式则是通过EDA软件仿真来验证系统的正确性，但验证速度慢，并且验证覆盖率也较低。第三则是通过外包购买来实现。无论哪种方式，都伴随着巨大的风险。如果原型设计不成功，重新进行设计往往要花费大量的人力、物力以及时间，而且会延误产品的上市时间，这对于一贯看重投资回报率的厂商们来说无疑是一个沉重打击。 快速原型设计平台则解决了上述难题。一方面可以提高仿真速度，加快SoC验证速度，另一方面可以同时进行软硬件协同设计，提早完成SoC软件开发。Synopsys日前推出了其扩展型Confirma快速原型平台。该平台是用来实现快速原型的一套完整的产品组合，包括基于FPGA的原型系统和电路板、接口和存储器板，以及实施和调试用软件。这也是在去年年底Synopsys宣布将收购ProDesign的CHIPit事业群之后推出的一款产品。 据介绍，该平台融入了CHIPit的各种产品、工具和技术，能简化快速原型构建的实施和部署工作，确保用户可以更快地开始硬件辅助系统验证和嵌入式软件开发。辅之以HAPS（High-performance ASIC Prototyping System）高性能原型硬件，扩展型Confirma平台现可同时提供软件可配置架构和基于事务的协同验证能力。Confirma平台结合了经过验证的原型方法、IP、服务、硬件和软件，对于多种原型应用来说都是一个全面的解决方案。Synopsys解决方案营销总监Tom Borgstrom介绍道，“Synopsys现在可提供最全面的软件到芯片（Software-to-Silicon）验证解决方案，包括快速原型、虚拟平台、功能验证和模拟/混合信号电路仿真。” 越来越复杂的SoC设计以及越来越多的嵌入式软件和高成本的仿真，催生出许多系统设计和验证的新方法。建立属于自己的原型板，虽然已广泛使用了很多年，但是对客户来说，随着SoC设计的复杂，这些都变得越来越难以设计、制造和实施，Borgstrom表示。日益复杂的芯片设计和软件内容，增加了嵌入式软件开发和系统验证的成本。类似于“大盒子”仿真系统这样的传统方法，对于嵌入式软件开发者及验证团队而言，在进行广泛部署时过于昂贵和缓慢。客户定制的基于FPGA的各种原型可以解决这些问题，但是实施和调试起来却都很困难、耗时和昂贵。Confirma快速原型平台的一个好处则是，解决了这些与传统方法相关的问题，并且把所有的关键组件集合在了一个完整的、可负担得起的解决方案之中，确保了更多的设计团队可充分利用硬件辅助验证的好处。 芯片厂商对于快速原型设计也表达了强烈的愿望，Atheros公司工程副总裁Rick Bahr指出， “快速原型最关键的好处是使我们几乎一直能够在收到硅片后一到两天内就搭好系统并实现运行。” 此外，Synopsys还在去年5月以约2.27亿美金收购了提供现场可编程门阵列（FPGA）及集成电路设计和验证解决方案的Synplicity。通过并购CHIPit事业群和Synplicity，Synopsys的原有产品线进一步扩大，快速进入了FPGA市场和快速原型设计市场。Synopsys称，计划通过利用面向快速软件开发的验证技术、大的现场呈现以及虚拟原型解决方案来实现增长。Tom Borgstrom则表示，希望把ASIC领域的先进技术通过Synplicity转移到FPGA的设计领域。