安捷伦完整测试方案应对高速串行数据测试挑战

伴随着来自消费电子、计算、网络与存储等应用领域的高速串行数据业务激增，新的串行总线架构如PCI-Express 3、SATA 6Gb/s、超高速USB、HDMI、DisplayPort和以太网等所带来的数据处理量比几年前高出好几个数量级，元器件之间或内部传输的数据速度更是从3Gbps一路飙升至12Gbps。 串行总线技术的进步又将新的问题摆在了系统开发人员的面前：更高的数据速率就意味着更小的余量，而更小的余量要求更高精度的测试工具和探接手段；同时它也使得信号特点变得更加复杂，发射机、接收机和互联之间的相互依赖程度提高。除此之外，如何保障传输质量、更精确地进行信号分析以及保持信号完整性等多方面的问题，也使得传统的测试测量厂商面临全新的挑战。 “在整个生态系统中，用户面临的挑战是如何将下一代高速数字接口设计得更强大，速度更快；然而对高速数字设备物理层的测试而言，却需要更加简单和具有成本效益的测量手段。”安捷伦科技资深数字测试技术市场工程师冀卫东表示。他认为，从技术层面来看，由于兼容性测试目前已经变成强制性标准，而且在内存和CPU接口中使用向前时钟架构时往往会造成新的SI和抖动问题，因此下一代高速数字收发器在以5-8Gbps这样高速的速率传输数据时，往往都需要信号完整性和抖动测试以确保稳健的设计。 该公司日前向外界展示了针对PCIe2.0标准从物理层到数据链路层，再到传输层的完整验证解决方案。据冀卫东介绍，对物理层进行测量可确保频率和电压摆幅等基本参数符合标准，从而确保PCIe设备间的正常通信；而对诸如抖动分析或抖动容限等参数的测量，则是确保设备间能够在更长的时间周期内可靠传输数据位和字节。 验证的第二步主要是保证数据包在总线上的正确传输，并且能够恢复任何被毁坏的数据(例如流量的生成和错误的插入)，最后是对传输层的验证，确保在传输层两个设备之间正确地交换通信数据包，以满足应用需求。传输层测试包括性能测试和功能测试：性能测试可以确保总线能够获得最大总线带宽和最小总线等待时间，而功能测试则使传输层能够恰当地处理可能出现的任何误码。 之前的PCIe1.0a和PCIe1.1标准都属于多路2.5GT/s串行接口，2007年PCIe 2.0标准将该性能提高了一倍，达到了5.0GT/s。为了向PCIe系统和设备设计人员提供更可靠的系统，并确保这些系统能够与相关PCIe设备实现互通，安捷伦还推出了在线误码注入工具(Jammer)，用于进行PCIe协议测试。