“赛灵思的使命是帮助中国电子业制造商由中国制造转向中国‘智’造。”在农历春节前夕,赛灵思总裁兼首席执行官Moshe Gavrielov来到《国际电子商情》编辑部,向我们兴奋地说道。
赛灵思总裁兼首席执行官Moshe GavrielovMJkesmc
是的,他非常兴奋,因为赛灵思刚刚乔迁进了2008北京奥运会的标志性建筑之一的盘古大观写字楼——那个北京四环中部傲然挺立的奥运火炬建筑的龙头之上,同时赛灵思宣布在北京成立面向中国和全球客户的“中国研发中心”,计划将新收购的AutoESL技术发杨光大,让AutoESL与赛灵思发布的新一代28nm 7系列FPGA碰撞出最强的创新激情,帮助中国工程师更高效、更简单地设计出具有自己更多知识产权的电子产品。
“在28nm 工艺及更高工艺上,功耗成为了重要制约因素,因此我们与台积电通力合作针对 FPGA 开发出了一种理想的高能效工艺,并充分利用了设计自动化软件。因此,7 系列 FPGA 能够以前一代产品一半的功耗和成本实现与之匹敌的性能水平。”Moshe Gavrielov说道。
当然,更让中国工程师充满想象的是去年推出的革命性的可扩展处理平台Zynq-7000,它已交付给多个客户。Zynq同时集成双核ARM处理器和FPGA可编程逻辑,将嵌入式处理器的软件可编程性、ASIC的卓越性能与低功耗特性以及 FPGA 的硬件灵活性完美结合在一起。在某些应用中,单个 Zynq 器件即可取代处理器、DSP 和 FPGA,从而将材料清单成本减少 40%,且整体功耗降低一半。“Zynq将在中国主要的新兴增长市场上,比如安全摄像头、医疗设备和工业电机控制领域掀起重大创新浪潮。”他预测。并且,当Zynq与AutoESL结合在一起后,可以说会带来一种全新的革命性的设计方法。
AutoESL是一款创新性产品,是最近几年业界非常关注的ESL设计方法学中一个突出的设计工具。它可以同时支持C语言、C++和SystemC这三种语言的输入,然后通过工具的自动综合过程生成所需RTL设计描述。在传统的开发流程中,这个转换过程是需要是由算法组和硬件设计组来分别完成的,如今已经可以由工具自动转换完成了。这种高层次的综合可以大大提升效率,举个例子,在光流检测视频应用中,若使用RTL进行设计,模块功能仿真需要两天的时间,而用C语言级别进行仿真验证,只需短短的十秒钟。另外,此种方案在设计的可复用性和可移植性方面也有着更好的表现。当设计需要从一种性能指标转换成另一种性能指标或者从一种器件移植到另外一种器件时,传统的流程需要重新设计RTL的描述,而如今只要改变其中一两个约束条件就能达到预期效果。
“当Zynq和AutoESL结合在一起时,它们能给我们带来什么呢?”Moshe Gavrielov解释,在传统的设计流程中,软硬件的划分是在系统设计之初完成的,需要系统架构师在一开始就进行系统的划分,再由软件工程师对软件进行编程和测试,硬件开发人员对系统的硬件流程进行开发和测试,最终将这两部分集成到Zynq平台上。但是当Zynq和AutoESL结合在一起之后,产品流程甚至设计方法学都产生了根本性的变化。在新的流程里,首先由系统开发人员进行系统算法级别的开发,并通过对算法的性能分析,找到系统的性能、功耗的瓶颈部分,然后将其通过AutoESL转换成硬件加速器,依靠系统反馈来监测系统指标是否可以满足需要。接下来自动生成工具就会把软件部分交给软件编辑器去生成相应的二进制应用程序,而硬件部分交给AutoESL工具产生硬件加速器的RTL代码,进而完成可编程逻辑的实现。整个系统的开发流程不再是分离的,而是变成了一个完整的开发过程。“通过这样全新的设计流程,整个设计的灵活性也得到了较大的提升。我们不再需要一开始就绑定在某个解决方案上,而是可以根据我们的性能分析结果和设计需求的变化,现场决定设计方案。”他说道,“这对于创新带来巨大方便。”
他透露,接下来,赛灵思还会推出7系列提“混合信号集成平台”。赛灵思将可编程模数转换器和其它模拟功能与其可编程逻辑IC相集成,让器件能够完成从简单传感器监测到用于工业控制的高级数据采集系统的多种AMS功能。这样在许多设计中就可以避免使用大量的分离模拟元件。这在大批量应用,比如电源转换和电机控制中,可降低材料清单成本高达 50%,同时能够根据系统要求灵活定制各种实现方案。
结合赛灵思不断扩展的系列目标设计平台,中国工程师在提升设计效率的同时,还可以灵活地插入自己的IP和第三方供应商的IP,创造出更多差异化的电子产品。
本文为《国际电子商情》原创,版权所有,谢绝转载
相关阅读:
• 赛灵思展现对中国市场承诺,进驻北京新址成立研发中心
• 2.5D封装催生全球最大 FPGA,ASIC生态链行将大变
• 28nm FPGA将走向量产,哪些电子产品会改变?
• 赛灵思继续以创纪录的速度投放7 系列 FPGAMJkesmc
责编:Rain