在我们大多数人“非黑即白”、“非此即彼”的观念里，半导体厂商应该不是选择FinFET就是FD-SOI工艺技术；不过既然像是台积电(TSMC)、GlobalFoundrie或三星(Samsung)等晶圆代工厂，必须要同时提供以上两种工艺产能服务客户，有越来越多半导体制造商也正在考虑也致力提供“两全其美”的工艺技术。
例如飞思卡尔半导体(Freescale Semiconductor)最近就透露，该公司正在14至16纳米节点采用FinFET技术，以及在28纳米节点采用FD-SOI工艺技术，只为了达成相同的目标－－更高的速度以及更低的功耗－－不过是针对不同的半导体组件产品；此外飞思卡尔也在尝试在下一世代的半导体工艺节点，将两种技术结合在一起。
“飞思卡尔与所有的晶圆代工厂商都有合作关系，也具备从低复杂性到超高复杂性的工艺技术与连结技术能力，其中有很多是独家的；”飞思卡尔微控制器(MCU)事业群的应用处理器与先进技术副总裁Ron Martino表示：“因此，我们已经针对FinFET与FD-SOI工艺开发了优化的技术蓝图。”
Martino进一步举例指出，FD-SOI晶圆片较昂贵，不过适合低功耗或高性能的应用，搭配飞思卡尔的28纳米i.MX非常完美；至于FinFET工艺，该公司认为该技术是数字连网(digital networking)产品线成功的关键，能以良好的价格与性能比达成他们提高产品速度的目标。
SOI产业联盟(成员包括IBM、Imec、Soitec、ST与飞思卡尔)已经尝试将FinFET技术与SOI结合，图中显示埋入氧化层(buried-oxide，BOX；图右)已经为FD-SOI薄化 (图片来源：SOI产业联盟)
Martino甚至认为，未来可能会有一些透过结合FinFET与FD-SOI所带来的“惊喜”，也许是将这两种技术在下一个半导体工艺节点合并在一起，同时在未来许多年维持以28纳米FD-SOI制造较低端的产品。
“FD-SOI工艺需要传感器整合，28纳米节点具备所需的RF与模拟功能，能让许多可穿戴式设备在链接性与低功耗方面取得具吸引力的平衡；”Martino表示：“各个节点的甜蜜点(sweet spot)是FD-SOI在40纳米节点与28纳米节点，FinFET则是更先进的节点如14~16纳米节点。在工艺微缩以及成本的优化方面，我们将看我们能如何有效地利用FD-SOI与FinFET。”
图中显示在SOI上的FinFET之鳍式晶体管如何能被更好的隔离，以及无期限的通道如何简化了工艺步骤 (图片来源：SOI产业联盟)：SOI产业联盟)
意法半导体(STMicroelectronics)是选择FD-SOI优先于FinFET，前者是藉由在晶体管(BOX)之下放置一层薄的绝缘体，因此让未掺杂的通道达到全空乏(full-depletion)，将泄漏电流缩减到最小。不过FD-SOI还有一个通常被忽视的优势，是极化(polarize) BOX下方基板的能力，也就是“顺向基底偏压(forward body biasing，FBB)”。
顺向基底偏压在功耗与性能折衷的优化方面非常有效率，而且藉由在运作过程中改变偏置电压，设计工程师能让他们的晶体管在不使用时达到超低功耗，但又能在速度如常时于关键时刻达到超高效能。
本文授权编译自EE Times，版权所有，谢绝转载
本文下一页：技术混搭结合，7纳米节点实验进行中
{pagination}
技术混搭结合，7纳米节点实验进行中
飞思卡尔表示，FD-SOI在28纳米节点与非常省电之低功耗组件的智能整合方面是领先技术，而且能扩展到28纳米以下，FinFET则是在更先进的工艺节点产出今日最高性能的组件；这两种技术都会产生全空乏信道，只是以不同的方式－－所以如果让两者结合在一起呢？
块状晶圆与SOI晶圆上的FinFET成本差异，会随着所需的额外工艺步骤而抵销，但在SOI上仍然较昂贵 (图片来源：SOI产业联盟)
“FD-SOI是全空乏，FinFET也是全空乏，你甚至可以将两种技术结合在一起；”Martino 表示：“总之，飞思卡尔将继续优化我们的产品阵容，因为我们需要广泛的技术与工艺，从i.MX优化到嵌入式闪存优化，所有都将会需要适合它们的工艺。”
有些半导体厂商专注于FD-SOI，有一些则锁定FinFET，但对无晶圆厂厂商与半无晶圆厂(semi-fabless)来说，晶圆代工厂商能提供两种技术选项；所以为什么不将两者混搭甚至结合在一起呢？事实上SOI产业联盟，正在实验于7纳米节点结合两种技术，跨越闸极全面拓展鳍式架构，而且利用三五族(III-V)通道。
本文授权编译自EE Times，版权所有，谢绝转载
责编：Quentin
扫码分享到好友
