Rc9esmc
2021 年底，IBM Research和三星电子之间的合作产生了一种新型晶体管VTFET，可以帮助规避与现有互补金属氧化物半导体 (CMOS) 相关的一些与缩放相关的限制。还可以显著改善性能和面积缩放，与FinFET架构相比，可能会减少多达 85% 的设备能耗。Rc9esmc
Rc9esmc
我们采访了IBM的Brent Anderson和Hemanth Jagannathan，他们是创造VTFET的两位研究人员，以了解有关新晶体管及其制造工艺的更多信息。Rc9esmc
Rc9esmc
Rc9esmc
半导体研究高级技术人员 Brent Anderson（左）和首席研究人员Hemath Jagannathan（右）Rc9esmc
Rc9esmc
Question：最近，您参与了第一个垂直传输纳米片场效应晶体管 (VTFET) 的项目。是什么原因让您的团队开始研究VTFET？Rc9esmc
Rc9esmc
Brent Anderson：十年前，我们已经知道我们将面临横向FET的扩展挑战，当我们试图从一个节点缩小到另一个节点时，看到了障碍。在横向FET中，缩放栅极、隔离物、触点时存在物理限制，这限制了40nm以上的缩放。Rc9esmc
Rc9esmc
VTFET的动机是找到一种解决方案，使摩尔定律在这个40nm接触栅极间距 (CGP) 之外继续缩放。当移动到垂直方向时，我们可以使栅极更长，源漏和间隔物更厚，从而降低电阻和电容。这样不仅能使面积变得更小，而且还能够获得更高的性能。Rc9esmc
Rc9esmc
Question：新半导体架构的主要优势是什么？它的特点是什么？Rc9esmc
Rc9esmc
Brent Anderson：FinFET取代了平面结构，因为它们具有更好的栅极控制，CGP可以从大约 90nm缩小到48nm。然而，随着我们继续扩展CGP，我们遇到了许多问题。Rc9esmc
Rc9esmc
而使用新架构的纳米片，我们实现了对鳍片厚度的更严格控制，这意味着我们可以进一步缩小CGP。然而，在大约40nm的栅极间距处，我们的空间不足。例如，栅极长度变得难以控制。使用VTFET，栅极完全包裹在鳍片周围，现在鳍片（片材）是垂直的，我们现在可以制作任意长度的栅极。将栅极与源极和漏极隔离的间隔层更厚，源漏极也更厚，从而降低了电阻。Rc9esmc
Rc9esmc
Rc9esmc
VTFET晶圆Rc9esmc
Rc9esmc
VTFET的其他特性是与底部源漏、顶部源漏和栅极的接触。因为有更多的空间，我们可以使触点更大，这降低电阻值并将它们分开更远，从而获得更低的电容和非常好的良率。现在有更多的空间分隔功能，使我们能够扩展技术向前发展。Rc9esmc
Rc9esmc
为了隔离横向FET中的电路，需要插入一个虚拟隔离门，但是这个门会浪费大量空间。使用VTFET，可以改为引入隔离相邻电路的小氧化物沟槽。这意味着更多的扩展可能性，不再需要额外的虚拟门来隔离各个电路。Rc9esmc
Rc9esmc
Question：这种架构与传统的 FinFET 技术相比如何？Rc9esmc
Rc9esmc
Hemath Jagannathan：在开发新的晶体管架构时，需要更高的密度，这样就可以在给定的区域内安装更多的晶体管，并获得更高的性能和能效。当横向FET架构（例如FinFET）被迫安装在40nm CGP内时，器件的特性将明显下降。薄垫片、非常短的栅极长度和有限的触点空间，所有这些挑战都将对性能和功率产生直接影响。Rc9esmc
Rc9esmc
使用VTFET，由于零扩散中断 (ZDB)，能够获得更高的密度，可以将电路拉得更近，去除伪栅极，并减小栅极间距。可以独立调整触点的大小，并将顶部和底部触点的电阻降低近一半。Rc9esmc
Rc9esmc
Rc9esmc
电流流过的 VTFET（左）与横向 FET（右）晶体管的比较Rc9esmc
Rc9esmc
VTFET结构本身具有独立的旋钮来调节各种参数，因此也能够实现电容减少50%。与同一制度下的 FinFET 器件相比，它的性能提高了两倍。在性能与能源之间进行权衡的情况下，可以获得同等性能，但功耗降低 85%。Rc9esmc
Rc9esmc
此外，通过垂直翻转栅极和通道，还能够优化间隔尺寸，以便可以拥有更大的间隔，这意味着可以承受更高的电压，从而拓宽器件的工作范围。Rc9esmc
Rc9esmc
Question：您在开发晶体管时遇到了哪些主要挑战？你是如何克服它们的？Rc9esmc
Rc9esmc
Brent Anderson：转向垂直方向会极大地改变开发过程。例如，垂直垫片的定义与横向垫片的定义非常不同。顶部的源漏加垫片也非常新颖和不同。Rc9esmc
Rc9esmc
我们选择早期解决的基本特征之一是自对齐。对于零扩散中断，使用新的自对准技术引入了非常窄的沟槽。这需要不同的集成要求。Rc9esmc
Rc9esmc
Hemath Jagannathan：VTFET 是一种革命性的器件，因为构建它的方式不同于过去使用的任何其他方法。虽然有很多性能的改进，但它也带来了集成的挑战。Rc9esmc
Rc9esmc
底部和顶部源漏是通过外延在不同的时间点形成的。迄今为止，所有逻辑晶体管都同时形成了源极和漏极（即它们本质上是对称的）。在我们的研究中，它们在本质上是不对称的，我们论文中介绍的设备是多年迭代和优化的结果。Rc9esmc
Rc9esmc
Question：我们什么时候会看到新的晶体管上市？ Rc9esmc
Rc9esmc
Brent Anderson：FinFET是当今市场上最先进的技术。VTFET的时间是在纳米片之后，要经过很多年才能进入市场。但是当它启动时，所有的基础设施都将是可用，它将成为一项成功的技术。手机是最有可能推出此类产品的最大市场之一。Rc9esmc
Rc9esmc
Question：您认为VTFET是扩展摩尔定律的关键吗？Rc9esmc
Rc9esmc
Hemath Jagannathan：VTFET技术显示出更高性能、更低能耗和更高密度。VTFET为未来几年摩尔定律缩放提供了光明的未来——以及最近在单片 3D 和芯片堆叠技术方面的创新。Rc9esmc
Rc9esmc
Question：要发展VTFET的下一步是什么？Rc9esmc
Rc9esmc
Brent Anderson：第一步是与行业分享，以获得反馈和接受。现在需要继续开发这项技术，使其更加成熟。除了逻辑晶体管之外，还分享了其他特性的早期结果，其中进一步优化很重要。Rc9esmc
Rc9esmc
未来，我们还计划发表涵盖SRAM、逻辑电路等的设计论文。在我们准备好投入生产之前还有很多步骤，我们也会继续推动技术向前发展。Rc9esmc
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。Rc9esmc
Rc9esmc
责编：Echo
扫码分享到好友
