UCle是什么？有什么机会？

近年来，汽车芯片短缺现象一直阴霾不散，这不仅严重制约汽车业产能，使得汽车延期交付，还导致车企不得不为新车减配，有的新车甚至卖出一年后才能补装芯片。SA7esmc

苹果公司发布的M1 Ultra再次让爱好者和分析师感到惊讶，这是M1 Max的一种变体，可以有效地将两个芯片融合为一个。结果是双芯片设计被软件视为单个硅片。英伟达在2022年GPU技术大会上发布了类似的消息，首席执行官黄仁勋宣布公司将把公司的两个新Grace CPU处理器融合到一个“超级芯片”中。SA7esmc

这些公告针对不同的市场。苹果将目光投向了消费者和专业工作站领域，而英伟达则打算在高性能计算领域展开竞争。然而，目的上的分歧只是突显了迅速终结单片芯片设计时代的广泛挑战。SA7esmc

多芯片设计并不是什么新鲜事，但这个想法在过去五年中迅速流行起来。AMD、苹果、英特尔和英伟达都有不同程度的涉足。AMD通过其EPYC和RYZEN处理器追求小芯片设计。英特尔计划效仿Sapphire Rapids，这是一种即将推出的服务器市场架构，基于使用它称为“tiles”的小芯片而构建。现在，Apple和英伟达也加入了这一行列——尽管它们的设计针对的是截然不同的市场。SA7esmc

现代芯片制造的挑战推动了向多芯片设计的转变。晶体管的小型化已经放缓，但前沿设计中晶体管数量的增长并没有放缓的迹象。SA7esmc

Apple的M1 Ultra拥有1140亿个晶体管，芯片面积（或制造面积）约为860平方毫米（单个M1 Max芯片的芯片面积为432平方毫米）。英伟达的Grace CPU的晶体管数量仍处于保密状态，但与Grace CPU一起宣布的Hopper H100 GPU包括800亿个晶体管。从长远来看，AMD 2019年发布的64核EYPC Rome处理器拥有395亿个晶体管。SA7esmc

晶体管将这种高度推动现代芯片生产推向了极致，使多芯片设计更具吸引力。Counterpoint研究分析师Akshara Bassi表示：“多芯片模块封装使芯片厂商能够在单片设计方面提供更好的能效和性能，因为芯片的裸片尺寸变得更大会使晶圆良率问题变得更加突出。”除了Cerebras（一家试图制造跨越整个硅晶圆的芯片初创公司）之外，芯片行业似乎一致认为，单片设计正变得比它的价值更麻烦。SA7esmc

这种向小芯片的转变是在制造商的支持下同步进行的。台积电是领先者，提供一套名为3DFabric的先进封装。AMD在一些EPYC和RYZEN处理器设计中使用了3DFabric技术，几乎可以肯定，Apple将其用于M1 Ultra（Apple尚未证实这一点，但M1 Ultra由台积电生产）。英特尔有自己的封装技术，例如EMIB和Foveros。虽然最初是供英特尔自己使用的，但随着英特尔代工服务公司的开放，该公司的芯片制造技术正与更广泛的行业相关联。SA7esmc

“围绕基础半导体设计、制造和封装的生态系统已经发展到了一定程度，可以支持设计节点经济可靠地生产基于小芯片的解决方案，”Hyperion Research的高级分析师Mark Nossokoff说。“无缝集成各种小芯片功能的软件设计工具也已经成熟，可以优化目标解决方案的性能。”SA7esmc

Chiplets将继续存在，但就目前而言，这是一个孤岛世界。AMD、Apple、英特尔和英伟达正在使用他们自己的互连设计，用于特定的封装技术。SA7esmc

UCIe（Universal Chiplet Interconnection Express）希望将行业聚集在一起。该开放标准于2022年3月2日宣布，提供了一个针对“成本效益性能”的“标准”2D包和一个针对前沿设计的“高级”包。UCIe还支持通过PCIe和CXL进行封装外连接，从而为在高性能计算环境中跨多台机器连接多个芯片提供了可能性。SA7esmc

UCIe 白皮书中的 UCIe 封装选项示例

UCIe是一个开始，未来还有待观察。SA7esmc

“最初的UCIe发起人代表了众多技术设计和制造领域的杰出贡献者，包括HPC生态系统，”Nossokoff说，“但许多主要组织尚未加入，包括Apple、AWS、Broadcom、IBM、英伟达、其他硅代工厂和内存供应商。”SA7esmc

Bassi指出，英伟达可能特别不愿意参与。该公司已经开放了自己的用于定制硅集成的NVLink-C2C互连，这是UCIe的潜在竞争对手。SA7esmc

但是，虽然UCIe和NVLink-C2C等互连的命运将决定游戏规则，但它们不太可能改变正在玩的游戏。多芯片设计不再仅限于数据中心而是应用于家庭电脑。SA7esmc