一文读懂台积电上海技术论坛

2022年，台积公司与其合作伙伴共创造了超过12,000种创新产品，运用近300种不同的台积公司技术。持续投资先进逻辑工艺、3DFabric和特殊制程等技术，在适当的时间提供合适的技术，协助推动客户创新，是台积电向业界做出的承诺。TdAesmc

但本次活动并未邀请媒体参加，台积电方面给出的原因是“技术论坛只面向用户开放”。会后，《国际电子商情》拿到了一份媒体背景资料，经整理后与广大读者分享。TdAesmc

深耕先进工艺

台积电方面认为，随着 AI、5G和其他先进工艺技术的发展，全球正通过智能边缘网络产生大量的运算工作负载，需要更快、更节能的芯片来满足此需求。预计到2030年，因需求激增，全球半导体市场将达到约1万亿美元规模，其中高性能计算(HPC)相关应用占40%、智能手机占30%、汽车占15%、物联网占10%。TdAesmc

随着台积电的先进工艺技术从10纳米发展至2纳米，其能源效率在十年间以15%的年复合增长率提升，以支持半导体产业的惊人成长。同时，台积电先进工艺技术的产能年复合增长率在2019年至2023年间将超过40%。TdAesmc

作为第一家于2020年开始量产5纳米的晶圆厂，台积电通过推出N4、N4P、N4X 和 N5A等技术，持续强化其5纳米工艺家族。而在移动和HPC应用驱动下，其3纳米工艺作为半导体产业中第一个实现高量产和高良率的工艺技术，也将快速、顺利地实现产能提升(ramping)。2024年和2025年，台积公司还将推出N3P和N3X来提升工艺技术价值，在提供额外性能和面积优势的同时，保持了与N3E的设计规则兼容性，能够最大程度地实现IP复用。TdAesmc

先进制程的缺陷密度(D0)和每百万件产品缺陷数(DPPM)是衡量晶圆厂制造卓越性的两大重要指标。数据显示，尽管N5工艺复杂度远高于N7，但在相同阶段，N5的良率优化比N7更好；N3工艺技术的D0效能已经与N5同期的表现相当；N7和N5制程技术在包括智能手机、电脑和汽车等方面展现了领先业界的DPPM，N3的DPPM将很快就能追上N5的表现。TdAesmc

此外，台积电还推出了业界第一个基于3纳米的Auto Early技术，命名为N3AE，并提供以N3E为基础的汽车制程设计套件(PDK)，让客户能够提早采用3纳米技术来设计汽车应用产品，以便于2025年及时采用届时已全面通过汽车制程验证的N3A工艺技术。TdAesmc

TSMC 3DFabric^TM技术

为了进一步发展微缩技术，以在单芯片片上系统(monolithic SoCs)中实现更小且更优异的晶体管，台积电还在开发3DFabric技术，通过发挥异质整合的优势，将系统中的晶体管数量提高5倍，甚至更多。3DFabric系统整合技术包括各种先进的3D芯片堆叠和先进封装技术，以支持广泛的下一代产品，包括：TdAesmc

在3D芯片堆叠方面，通过在系统整合芯片(TSMC-SoIC®)技术家族中加入微凸块的SoIC-P，得以支持更具成本敏感度的应用。TdAesmc

2.5D CoWoS平台实现先进逻辑和高频宽记忆体的整合，适用于人工智能、机器学习和数据中心等HPC应用；整合型扇出层叠封装技术(InFO PoP)和InFO-3D支持移动应用，InFO-2.5D则支持HPC小芯片整合。TdAesmc

基于堆叠芯片技术的系统整合芯片(SoIC)现可被整合于整合型扇出(InFO)或CoWoS封装中，以实现最终系统整合。TdAesmc

TdAesmc

1. CoWoS®家族TdAesmc

主要针对需要整合先进逻辑和高带宽存储器的 HPC 应用。目前已经支持超过 25 个客户的140多种CoWoS产品。TdAesmc

所有CoWoS解决方案的中介层面积均在增加，以便整合更多先进芯片和高带宽存储器的堆叠，以满足更高的性能需求。TdAesmc

台积公司正在开发具有高达6个光罩尺寸(约5,000 平方毫米)重布线层(RDL)中介层的CoWoS解决方案，能够容纳 12 个高带宽存储器堆叠。TdAesmc

2. InFO工艺技术TdAesmc

在行动应用方面，InFO PoP自2016年开始量产并运用于高端移动设备，可以在更小的封装规格中容纳更大、更厚的系统级芯片(SoC)。TdAesmc

在 HPC 应用方面，无基板的InFO_M支持高达500平方毫米的小芯片整合， 适用于对外型尺寸敏感度较高的应用。TdAesmc

3. 3D芯片堆叠技术TdAesmc

SoIC-P采用18-25微米间距微凸块堆叠技术，主要针对如移动、物联网等成本较为敏感的应用。 TdAesmc

SoIC-X采用无凸块堆叠技术，主要针对HPC应用。其芯片对晶圆堆叠方案具有4.5至9微米的键合间距，已在台积公司的N7工艺技术中量产，用于HPC应用。TdAesmc

SoIC堆叠芯片可以进一步整合到CoWoS、InFo或传统倒装芯片封装，运用于客户的最终产品。TdAesmc

AMD成功展示了采用SoIC-X技术将N5 GPU和CPU堆叠于底层芯片，并整合在CoWoS封装中，以满足下一代百万兆级(exa-scale)运算的需求，这也是3DFabric技术推动HPC创新的代表性案例。TdAesmc

TdAesmc

为了促进下一代HPC和移动设计的生态系统合作，在去年的开放创新平台(Open Innovation Platform，OIP)论坛上，台积电还宣布推出新的3DFabric™联盟，这也是继IP联盟、电子设计自动化(EDA)联盟、设计中心联盟(DCA)、云端(Cloud)联盟和价值链联盟(VCA)之后的第六个OIP联盟，具体包括：TdAesmc

— 提供3Dblox开放标准TdAesmc

— 实现存储器和台积公司逻辑工艺之间的紧密协作TdAesmc

— 将基板和测试合作伙伴导入生态系统TdAesmc

最新版本的开放式标准设计语言3Dblox™ 1.5，旨在降低3D IC设计的门槛。TdAesmc

TdAesmc

特殊工艺

台积电特殊工艺包括电源管理、射频、CMOS影像感测等，涵盖广泛的应用领域。据透露，从2017年到2022年，台积电对特殊工艺技术投资的年复合增长率超过40%，预计到2026年，台积电特殊工艺产能提升近50%。TdAesmc

• 汽车

随着汽车产业向自动驾驶方向发展，运算需求正在快速增加，且需要最先进的逻辑技术。到2030年，台积电预计90%的汽车将具备先进驾驶辅助系统(ADAS)，其中L1、L2和L2+/L3将有望分别达到30%的市场占有率。TdAesmc

过去三年里，台积电推出了汽车设计实现平台(ADEP)，通过提供领先业界、Grade 1品质认证的N7A和N5A工艺来实现客户在汽车领域的创新。作为提前启动产品设计并缩短上市时间的垫脚石，Auto Early能够让客户在技术成熟前就能预先进行汽车产品设计。其中，N4AE是基于N4P开发的新技术，将允许客户在2024 年开始进行试产；N3AE则成为N3A的坚实基础，N3A将于2025年全面通过汽车制程验证，并将成为全球最先进的汽车逻辑工艺技术。TdAesmc

• 支持5G和联网性的先进射频技术

N6RF是台积电在2021年推出的7纳米逻辑工艺技术，在速度和能源效率方面均具有同级最佳的晶体管性能。客户可以通过从16FFC转换到N6RF，在半数字和半模拟的射频SoC上实现49%的功耗降低，减免移动设备在能源预算以支持其他不断成长的功能。TdAesmc

而最新的消息则是台积电宣布推出最先进的互补式金属氧化物半导体(CMOS)射频技术N4PRF，预计于 2023 年下半年发布。相较于N6RF，N4PRF逻辑密度增加77%，MOM电容密度增加了32%，在相同效能下功耗降低45%。TdAesmc

• 超低功耗

众所周知，Vdd对实现对电子产品的节能至关重要。因此，从55ULP 0.9V Vdd，到N6e 低于0.4V的Vdd，台积电提供广泛的电压操作范围，以实现动态电压调节设计来达成最佳的功耗∕性能。相较于N22解决方案，即将推出的N6e解决方案可提供约4.9倍的逻辑密度，并可降低超过70%的功耗，为穿戴式设备提供极具吸引力的解决方案。 TdAesmc

• MCU/嵌入式非挥发性存储器

目前，台积电最先进的eNVM技术已经发展到了基于16/12纳米的鳍式场效应晶体管(FinFET)技术，令客户能够从FinFET晶体管架构的优秀性能中获益。同时，由于传统的浮闸式eNVM或ESF3技术越来越复杂，台积电还在RRAM和MRAM等新型嵌入式存储器技术上加大了投资力度。这两种新技术都已经取得了成果，正在22纳米和40 纳米上投产，6纳米eNVM技术开发也在计划中。TdAesmc

RRAM方面，台积电28纳米RRAM进展顺利，具备可靠效能，适于汽车应用。40/28/22 纳米的RRAM已经于2022年第一季开始生产，下一代12纳米RRAM预计在2024 年第一季就绪。TdAesmc

2020年开始生产的22纳米MRAM主要用于物联网应用。现在，台积电正在与客户合作将MRAM技术用于未来的汽车应用，并预计在2023年第二季取得Grade 1汽车等级认证。TdAesmc

• CMOS影像感测

虽然智能手机的相机模组一直是互补式金属氧化物半导体(CMOS)影像感测技术的主要驱动力，但台积电预计车用相机将推动下一波CMOS影像感测器(CIS)的增长。为此，新的感测器架构，例如堆叠像素感测器、最小体积的全域快门感测器、基于事件的RGB 融合感测器，以及具有集成存储器的AI感测器，正成为台积电关注的重点。TdAesmc

• 显示器

下一代高阶OLED面板将需要更多的数字逻辑和静态随机存取存储器(SRAM)内容，以及更快的帧率，为了满足此类需求，台积电正在将其高压(HV)技术导入到28纳米的产品中，以实现更好的能源效率和更高的静态随机存取存储密度。而独有的µDisplay on silicon技术可以提供高达10倍的像素密度，以实现如AR和VR中使用的近眼显示器所需之更高分辨率。TdAesmc

强大的制造能力

为了满足客户不断增长的需求，台积电加快了晶圆厂拓展的脚步。从2017年到2019 年，公司平均每年进行大约2期的晶圆厂建设工程；从2020年到2023年，台积电晶圆厂的平均建设进度大幅增加至每年约5期。TdAesmc

在过去两年，台积电总共展开了10期的晶圆厂新建工程，包括在台湾地区的5期晶圆厂工程与2期先进封装厂工程，以及全球范围内的3期晶圆厂工程。TdAesmc

• 台湾地区以外，28纳米及以下工艺产能在2024年将比2020年增加3倍。在台湾地区，台积公司N3制程量产的基地在南科18厂；此外，台积公司正在为N2制程的新晶圆厂进行准备。
• 在中国大陆，南京厂新1期的28纳米制程晶圆厂已于2022年开始量产。
• 在美国，正在亚利桑那州建造2期晶圆厂。第一期已经开始移入设备，第二期正在兴建中。
• 在日本，台积公司正在熊本兴建一座晶圆厂，以提供16纳米和28纳米技术。

TdAesmc

与此同时，台积电方面表示，为了实现2050年净零排放的目标，2022年，直接温室气体排放量已经较2010年降低了32%，该成果是通过降低工艺气体消耗、替换可能造成全球暖化的气体、安装现场废气处理设备，以及提高气体去除效率等方式实现的。TdAesmc

去年，台积电在台湾地区南部建立了第一座再生水厂，每日供水量5,000吨，时至今日，该再生水厂每日供水量达20,000吨。预计到2030年，台积电每生产单位自来水消耗量将降至2020年的60%。TdAesmc

接下来，台积电还将向着“每个工艺技术于量产第五年时，生产能源效率提高一倍”的目标前进。预计到2024年，N5制程技术的生产能源效率将比N7提高2.5倍。TdAesmc