都是7纳米，台积电、三星、英特尔和中芯国际的有什么不同？

之所以说是“再度”，是因为对全球半导体顶尖玩家来说，7nm已经是2018/2019年的事情了，而对我们来说，全面量产之路似乎才刚刚开始。不过，也正好借这个机会，梳理对比一下台积电、三星、英特尔和中芯国际各自7nm工艺的差异和演进路线，做到“温故知新，心中有数。”wedesmc

台积电

台积电早在2017年就率先进入7nm时代，并从2018年4月开始大规模量产，N7产品采用DUV(深紫外光)193nm浸没式ArF技术，栅极间距57nm，标准单元高度为6 Track，被广泛地应用在了高通骁龙855、苹果A12、华为海思Kirin 990、AMD Zen 2这些SoC产品上。到2020年底，台积电在7nm节点上就获得了超过200个新产品流片(NTO)，累计生产7nm芯片超过10亿颗。wedesmc

wedesmc

从WikiChip分享的信息来看，台积电的N7工艺有两种Cell方案，分别对应低功耗与高性能，其中，低功耗N7每平方毫米百万晶体管为91.2(即91.2MTr/mm²)，高性能N7每平方毫米百万晶体管为65(即65MTr/mm²)。wedesmc

随后，台积电又推出了得到苹果A13和骁龙865使用的N7P工艺，以及使用EUV(极紫外线)技术的N7+工艺。按照台积电的说法，得益于4层EUV工艺，N7+有着1.2倍的晶体管密度提升，相同功耗下提升10%性能，相同性能下降低15%功耗，当时的海思Kirin 990 5G版芯片也因此获益。wedesmc

N7之后，2019年下半年，台积电又推出了与7nm工艺平台完全兼容的6nm工艺，一方面希望用更先进的工艺来实现更高的逻辑密度，另一方面又便于客户很容易的将7nm设计移植到6nm平台之上。数据显示，N6平台在逻辑密度方面的提升接近20%。wedesmc

三星

三星当时在7nm工艺上走的更加激进，直接采用了EUV技术。新工艺减少了20%的光罩流程，另外还达成40%面积缩小、20%性能增加与55%的功耗降低目标。此外，EUV的加入还带来了更高的图案保真度、更紧致的关键尺寸分布等特性。但很遗憾，目前为止，EUV还是我们的“卡脖子”的领域。wedesmc

WikiChip的数据显示，三星7nm LPP HD高密度cell方案的晶体管密度在95.08 MTr/mm²，而HP高性能方案的晶体管密度则在77.01 MTr/mm²，总体感觉是相比台积电N7工艺略有优势，但不及同样用上了EUV的N7+。wedesmc

wedesmc

2020年公布的三星foundry工艺演进路线wedesmc

英特尔

2021年，英特尔认为基于纳米的传统制程节点命名方法，不再与晶体管实际的栅极长度相对应，为此引入了全新的制程节点命名体系。wedesmc

按照当时的规划，此前被称之为7纳米的工艺改称Intel 4，完全采用EUV光刻技术，可使用超短波长的光，刻印极微小的图样。凭借每瓦性能约20%的提升以及芯片面积的改进，Intel 4在2022年下半年投产，并于2023年出货，这些产品包括面向客户端的Meteor Lake和面向数据中心的Granite Rapids。wedesmc

wedesmc

中芯国际

目前关于中芯国际7纳米的资料不多，一些已知的消息显示，SMIC N+1 7nm技术最早之前用于MinerVA7 Bitcoin Miner ASIC应用，产量较小，在典型的逻辑电路中引入更高Vt值晶体管是亮点之一。之后，为了降低工艺复杂性和提高产量，中芯国际还引入了一些协同优化技术，可能会用于后续工艺节点。wedesmc

但不管怎样，台积电从16nm到10nm再到7nm，用了3年时间；三星从14nm到10nm再到7nm用了5年时间，而中芯国际仅用2年时间就取得了7nm的成就，而且还是在无法获得西方先进设备和技术的情况下，为建立完全国内先进的SoC设计和制造生态系统打开了大门，是一件值得骄傲的事情。wedesmc