该研究机构特别在2016年超大规模集成电路技术与电路研讨会(VLSI Symposium 2016)上发表一款SRAM电路，采用堆栈的无接面垂直纳米线FET，相较于采用横向晶体管的方式更能产生较小的SRAM。KhDesmc
IMEC在该研究报告中描述这种采用横向与垂直配置的无接面晶体管，并期望它成为逻辑、微缩SRAM单元以及RF应用的备选技术。KhDesmc
尽管IC目前主要仍是平面的，但由于以微影技术进一步微缩2D芯片的成本与限制，预计业界将过渡至垂直与3D结构。IMEC表示，透过堆栈垂直组件，可望大幅微缩SRAM。KhDesmc
从几年前开始，芯片生产逐渐转移到FinFET——在芯片信道四周环绕三个闸极。IMEC宣称环绕式闸极可实现优化的静电控制，从而实现5nm以下(sub 5nm)的CMOS微缩。此外，由于无接面组件能够简化一些制程步骤，长久以来也持续受到研究领域的重视。
IMEC在VLSI Symposium 2016上介绍，控制纳米线掺杂与纳米线尺寸之间的关系，可实现优化性能。IMEC指出，特别是针对这些组件在模拟与RF应用的原始性能、类似速度与电 压增益，发现它也可经由反转模式米线FET加以实现。IMEC还指出在电压转换时的参数变异，以及证实可在用于横向芯片的相同300mm直径晶圆上打造垂直纳米线无接面FET。KhDesmc
IMEC已经提出了一款新颖的SRAM单元设计，它具有两个垂直堆栈的无接面垂直纳米线FET，均具有相同的通道掺杂，因而能降低SRAM的每位面积达39%。KhDesmc
针对先进逻辑的研究，IMEC则与其重要的CMOS计划合作伙伴共同进行，包括Globalfoundries、英特尔(Intel)、美光 (Micron)、海力士(SK Hynix)、三星(Samsung)、台积电(TSMC)、华为(Huawei)、高通(Qualcomm)与Sony等。KhDesmc
IMEC显然认为可在7nm时导入GAA纳米线，并立即展现其优点；不过，这种变化通常都十分缓慢，甚至可能得花费数年的时间。KhDesmc
在日前于布鲁塞尔举行的IMEC技术论坛中，IMEC制程技术资深副总裁An Steegen指出，当FinFET从10nm过渡至7nm，电压微缩带来的性能增益不到30%，频率频率的增益也低于15%；而7nm纳米线组件则可望 在功耗方面改善44%，性能也提高约20%。Steegen表示，这一性能增益与过渡至5nm的微缩类似。
KhDesmc
