“杨旭总回答这个问题时比较激动，采访了那么多次，第一次看他这样。”几位熟悉杨旭的媒体朋友私下纷纷议论着。inOesmc
其实，杨旭的激动是可以理解的。因为许久未谈尖端制造的英特尔在此次“精尖制造日”的活动上，不但全球首次展示了“Cannon Lake”10nm晶圆，更是为制程工艺高低的标准和摩尔定律是否失效正了名。inOesmc
指责对手玩数字游戏
英特尔联合创始人戈登•摩尔在半世纪前提出的摩尔定律，是指每代制程工艺都要让芯片上的晶体管数量翻一番。纵观芯片每代创新历史，业界一直遵循这一定律，并按前一代制程工艺缩小约 0.7倍来对新制程节点命名，这种线性微缩意味着晶体管密度翻番。因此，出现了90nm、65nm、45nm、32nm—每一代制程节点都能在给定面积上，容纳比前一代多一倍的晶体管。inOesmc
inOesmc
在2014年英特尔推出14nm工艺之后不到一年的时间内，三星和台积电都陆续推出了自己的14nm工艺和16nm工艺，并被苹果用于制造iPhone 6s所搭载的A9处理器。2016年底，三星和台积电又相继推出了自己的10nm工艺，看起来这也比英特尔的10nm工艺早了将近十个月。inOesmc
然而英特尔高级院士、技术与制造事业部制程架构与集成总监马博(Mark Bohr)却不认同这一看法。他不点名批评了竞争对手的一些做法，指出也许是因为制程进一步的微缩越来越难，一些公司背离了摩尔定律的法则。即使晶体管密度增加很少，或者根本没有增加，但他们仍继续为制程工艺节点命新名，结果导致这些新的制节点名称根本无法体现位于摩尔定律曲线的正确位置。inOesmc
“行业亟需一种标准化的晶体管密度指标，以便给客户一个正确的选择。客户应能够随时比较芯片制造商不同的制程，以及各个芯片制造商的‘同代’产品。但半导体制程以及各种设计日益复杂使标准化更具挑战性。”Mark Bohr说。inOesmc
他认为，无论是用栅极距(栅极宽度再加上晶体管栅极之间的间距)乘以最小金属距(互连线宽度加上线间距)，还是用栅极距乘以逻辑单元高度进行计算，都不能真正衡量实际实现的晶体管密度，因为它们都没有试图说明设计库中不同类型的逻辑单元及这些指标量化相对于上一代的相对密度。inOesmc
inOesmc
“行业真正需要的是给定面积(每平方毫米)内的晶体管绝对数量。”Mark Bohr认为，每个芯片制造商在提到制程节点时，都应披露用这个简单公式所测算出的MTr/mm2 (每平方毫米晶体管数量(单位：百万))单位中逻辑晶体管密度。只有这样，行业才可以厘清制程节点命名的混乱状况，从而专心致志推动摩尔定律向前发展。inOesmc
揭秘史上最强10nm工艺
英特尔10nm工艺采用第三代FinFET(鳍式场效应晶体管)技术，使用的超微缩技术(hyper scaling)，充分运用了多图案成形设计(multi-patterning schemes)，使得它拥有世界上最密集的晶体管和最小的金属间距，从而实现了业内最高的晶体管密度，领先其他“10nm”整整一代。inOesmc
inOesmc
英特尔公布的数据显示，英特尔10nm制程的最小栅极间距从70nm缩小至54nm，且最小金属间距从52nm缩小至36nm。这使得逻辑晶体管密度可达到每平方毫米1.008亿个晶体管，是之前英特尔14nm制程的2.7倍，大约是业界其他“10nm”制程的2倍。同时，芯片的die area缩小的幅度也超过了以往。可以看到，22nm之前每代工艺的提升可带来die area约0.62倍的缩减，14nm以及10nm则带来了0.46倍和0.43倍的缩减。inOesmc
inOesmc
超微缩是英特尔用来描述从14nm到10nm制程，晶体管密度提高2.7倍的术语。超微缩为英特尔14nm和10nm制程提供了超乎常规的晶体管密度，并延长了制程工艺的生命周期。尽管制程节点间的开发时间超过两年，但超微缩使其完全符合摩尔定律。inOesmc
inOesmc
纵向来看，相比之前的14nm制程，英特尔10nm制程提升了高达25%的性能和降低45%的功耗。全新增强版的10 nm制程—10++，则可将性能再提升15%或将功耗再降低。inOesmc
“如果我们再横向的与业界其他竞争友商的16/14nm制程相比，就会发现英特尔14nm制程的晶体管密度是他们的1.3倍。业界其他竞争友商10nm制程的晶体管密度与英特尔14nm制程相当，却晚于英特尔14nm制程三年。”英特尔公司执行副总裁兼制造、运营与销售集团总裁Stacy Smith说。inOesmc
inOesmc
inOesmc
inOesmc
摩尔定律不会失效
近几年，“摩尔定律失效”是近两年来业界讨论的热门话题。随着制程工艺在物理层面越来越接近极限，摩尔定律所诠释的“当价格不变时，集成电路上可容纳的元器件的数目，约每隔18-24个月便会增加一倍，性能也将提升一倍”的规律逐渐被打破，使得人们对摩尔定律在未来所产生的指导意义产生强烈怀疑。inOesmc
而从英特尔自身的工艺发展过程来看，又似乎从一个侧面加深了人们对“摩尔定律”已经失效的印象。2011年下半年，英特尔发布了22nm工艺；2年半之后的2014年上半年，英特尔才发布最新的14nm工艺；3年后的今天，英特尔才正式发布新一代10nm工艺。而且，在从14nm向10nm提升的过程中，英特尔此前一直秉承的Tick-Tock策略(一年提升工艺，一年提升架构)也很少再被提及。inOesmc
“连英特尔这样最顶级的芯片制造商都花了3年左右的时间去完成两代工艺间的演进，这难道还不算失效吗？”人们不禁要问？inOesmc
inOesmc
但如果我们细心的挖掘一下就会发现，英特尔14nm与之前的22nm的命名并不是0.7倍之间的关系。也就是说，如果按照0.7倍命名规律来看，22nm的0.7倍命名应该是16nm，而不是22nm的0.64倍的14nm工艺。inOesmc
inOesmc
从上两张图可以看到，英特尔14nm工艺下的晶体管密度为37.5Mtr/mm²(百万晶体管/平方毫米)，而这个密度是英特尔22nm工艺下晶体管密度的2.45倍。如果按照摩尔定律每两年翻一番的标准，两年半的周期，晶体管数量应该是需要增加2.5倍左右，所以英特尔的14nm工艺的晶体管密度也是基本符合摩尔定律要求的。inOesmc
而且，从英特尔的32nm到22nm，每两年的时间，晶体管密度(单位面积下晶体管的平均数量)的提升都超过了两倍(32nm的晶体管密度是45nm的2.27倍)。虽然英特尔从22nm升级到14nm，以及从14nm升级到10nm的时间周期都超过了两年，但是对应的晶体管密度也分别提升了2.5倍和2.7倍。inOesmc
而此次英特尔发布的10nm工艺下的晶体管密度则达到了100.8Mtr/mm²，大约是上一代的14nm工艺的2.7倍，也就是说3年左右的时间内，英特尔实现了晶体管密度2.7倍的增长，虽然略低于本该3倍的增长，但是结合此前几代超出摩尔定律的增长，英特尔10nm工艺仍然是符合摩尔定律的对于晶体管密度的线性增长要求。inOesmc
inOesmc
随着工艺的发展，制程节点之间的时间已经延长，成本也更加昂贵，这是整个行业正在面临的问题。就算仅仅是把设备安装到已有的晶圆厂中，就要花费70亿美元，越来越少的公司可以承担得起推进摩尔定律的成本。inOesmc
inOesmc
但这并不意味着摩尔定律已经失效。Stacy Smith表示，每一个节点晶体管数量会增加一倍，14nm和10nm都做到了，而且晶体管成本下降幅度前所未有，这表示摩尔定律仍然有效。如果再加上创新技术，可以保证摩尔定律长期有效。inOesmc
inOesmc
此外，为了推动摩尔定律在未来的继续前进，以及可能的后摩尔时代的到来。英特尔还积极研究如nm线晶体管、III-V 材料(如砷化镓和磷化铟)晶体管、硅晶片的3D堆叠、高密度内存、紫外光(EUV)光刻技术、自旋电子(一种超越CMOS的技术，当CMOS无法再进行微缩的时候，这是一种选择，可提供非常密集和低功耗的电路)、神经元计算等前沿项目。inOesmc
本文为国际电子商情（微信公众号esmcol）原创文章，版权所有！inOesmc
inOesmc
