纠错能力提升15％，Codelucida助力下一代闪存技术发展

虽然QLC的单位存储密度更大，单位Bit的成本得到极大降低，但是QLC闪存出错概率大，电压更难控制，写入速度更低，可靠性、稳定性及寿命比TLC更差。具体表现在，随着每个cell的bit数量的增加，读写寿命逐渐变短、速度变慢，能耗也增高。因此，性能/可靠性方面依次为SLC>MLC>TLC>QLC。上述这些问题需要基于LDPC纠错机制的主控来解决。IRoesmc

此背景下，存储厂商在积极寻找更优的LDPC纠错功能。比如：慧荣科技在全系列产品中就利用了其高性能LDPC（Low Density Parity Check Code，低密度奇偶校验码）纠错码（ECC）引擎和RAID的机器学习算法。IRoesmc

为满足不断增长的吞吐量要求，传统的LDPC解决方案可能会消耗大量功率，并倾向于依赖复杂的错误恢复方案和复杂的介质管理策略。尤其是对采用FPGA实现的闪存控制器而言，传统方案所需资源太大，无法满足低成本FPGA的吞吐量要求，这使部分供应商面临挑战。IRoesmc

值得庆幸的是，Codelucida公司开发了一种名为FAID^TM的LDPC技术，可完美应对下一代闪存的挑战。IRoesmc

据了解，FAID^TM具备多重优势，主要概括为：单个IP核，可实现吞吐量增长10倍；高吞吐量应用中功耗和资源占用率至少降低2倍；纠错能力增加10％-15％；降低使用读取重试或软读取频率，提高驱动器性能和延迟；不使用对数似然比表（LLR），简化闪存控制器的NAND Flash介质管理；无误码平台。IRoesmc

IRoesmc

Codelucida CEO Shiva Planjery（右一）IRoesmc

IRoesmc

Codelucida CEO Shiva Planjery向《国际电子商情》记者介绍，现在的算法基本上是先通过一个LLR Table，然后去查询存储的部分，存储的容量越大，查询的时间就越长，功耗也越高。FAIDTM没有LLR的部分，通过特殊的算法可以去做提升。与传统的LDPC相比，会有较大的差别。IRoesmc

他称，Codelucida是当前市场上唯一一个可提供没有LLR Table的算法公司。在设计的过程中，LLR Table要对应不同的产品、容量去做调试、编码、设计, FAIDTM只进行软件算法方面的设置，省掉了调试和测试的时间，这能给客户一个更灵活的产品设计和产品定义。他们可以计划一些新的产品，提升整体的设计、功耗、品质，帮助用户更好地部署未来的5G产品。“这就是我们与其他企业之间最大的区别。”他表示。IRoesmc

另外，Shiva Planjery也强调，Codelucida的授权是IP授权的形式，不过并不采用标准的授权方式，他们会应客户的需求提供定制化的授权。IRoesmc

Codelucida已经受到了一些FPGA和ASIC闪存控制器芯片制造商的关注。FAID^TM已被一些FPGA客户所使用和验证——该技术具备业内最低的FPGA资源占用率的优势。同时，该技术还针对28nm的ASIC设计进行了验证。目前，Codelucida正在积极寻求与更多的NAND闪存芯片制造商合作。IRoesmc

近期，Codelucida开始关注中国市场，Shiva Planjery透露，今年5月他去上海参加了一个关于存储的展会。在现场，他了解到了中国的3D NAND技术已经发展到了96层。为此，他感到非常兴奋，回到美国之后他与合作伙伴开始考虑“如何打开中国市场”的问题。IRoesmc

他认为，在中国如火如荼的3D NAND技术发展的趋势下，对纠错算法的需求也一定会更加大。一个好的纠错算法，将不仅能帮助存储控制器企业解决瓶颈问题，还能提升技术实力。当然，如何进一步打开中国市场，与更多的厂商合作，是目前Codelucida亟待解决的问题。IRoesmc