由于中芯国际联席CEO梁孟松博士在中芯国际2月份的财报会议上首次公开了N+1、N+2代工艺的情况。随后有外媒报道，称中芯国际或在今年生产7nm的芯片，中国芯片制造技术要追上来了。J2Eesmc
为此，我们致电专业人士，得知上述报道“闹了乌龙”，并进一步了解了N+1工艺节点，得到了来自专业人士的解释：J2Eesmc
【至于N + 1，NTO(New Tape-out)是去年第四季度。目前正处于客户产品验证阶段，预计第四季度会产生有限产量。J2Eesmc
关于N + 1，如果比较14nm和N+1，N+1性能提高了20％，功耗降低了57％，逻辑面积降低了63％，SOC面积降低了55％。因此与市场上的7nm相比，实际上在功率和稳定性方面非常相似，唯一的区别是性能，N + 1的性能提高了约20％，但就市场基准而言，大概是35％。这是唯一的差距。J2Eesmc
因此，就功率和稳定性而言，可将其称为7nm，而在性能方面确实要比7nm差。N + 1的目标是低成本的应用，可以将成本相对7nm减少10%左右。因此，这是一个非常特殊的应用。】J2Eesmc
根据以上说明，“N+1”是中芯国际的官方代号，中芯国际并没有说它是7nm节点。部分网传可以是曲解了中芯国际Co-CEO梁孟松博士在最近的财政年度报告会议的内容。J2Eesmc
也有专业人士分析，从参数上来看，这个n+1实际上就是台积电和三星的10nm节点，因为它只提升了20%的性能，远低于台积电计划的30%和实际的35%——业界现在以35%为市场基准。这么低的性能提升显然不能被称为7nm，它更像三星的第二代10nm和第三代10nm（就是8nm）。J2Eesmc
综上，今年第四季度量产的应该是14nm的优化版本12nm，在进入7nm之前，随着14nm华为的订单的导入，期待中芯国际能拿到更多的14/12nm订单，以便为7nm的研发积蓄力量。J2Eesmc
EUV没搞定，7nm怎么办？
据《电子工程专辑》了解，针对中芯国际的工艺，EUV对于目前N+1阶段是不必要的，当然如果未来能从ASML得到EUV，可能对N+2有用。J2Eesmc
N+2与7nm的稳定性接近，但性能还是差一些。J2Eesmc
前段时间中芯国际四季度财报中，粱孟松博士也明确说中芯国际可以不用EUV的光刻机实现7nm工艺（当然后面5nm/ 3nm还是要用的）。J2Eesmc
从TSMC的历史经验来看，第一代7nm（低功耗的N7）没用EUV，后面一些衍生版本才用到——而且用的不多，据称大几十层光罩中，只有屈指可数的几层用了EUV。J2Eesmc
当然，中芯国际如果今年能拿到ASML的光刻机的话，下一代节点的演进肯定会加速。J2Eesmc
原文发表于ASPENCORE旗下ESMC姐妹媒体电子工程专辑，责编：ElaineJ2Eesmc
扫码分享到好友
