芯片，国之重器

限制、缺货、自主意识、技术进步贯穿2021年中国半导体业。按照SIA 2022年的最新预测，中国半导体器件销售额在2024年将排名全球第三位，仅位居美韩之后。DtKesmc

受疫情影响，二次改期后，ICCAD于2021年12月22至23日在无锡成功举办。DtKesmc

ICCAD上，中国半导体行业协会IC设计分会理事长魏少军教授的年度重量级报告呈现出了2021年中国IC设计业的现状：中国本土IC设计公司为2810家，较2020年增加592家，数量保持高速增长，相对于2020年增加为438家；销售额增长20.1%，较2020年降低3.7%。其中，上海、北京和深圳销售额继续占据前三位，济南、天津和南京的增长率超过100%，而仅深圳和香港出现负增长。DtKesmc

在上届ICCAD会议上，魏少军教授指出中国国产EDA继模拟全流程设计工具开始进入市场参与竞争，在数字电路流程上也形成了一系列可圈可点的单点工具。“相信再经过几年的努力，中国也可以拥有自己的数字电路全流程设计工具。”DtKesmc

2021年，这些已经发生。代表性的事件包括已上市或已申报获批的本土EDA/IP厂家。DtKesmc

在2021 ICCAD会议期间，ASPENCORE分析师采访了多家国际和本土EDA/IP和Fabless企业管理者。DtKesmc

AI助力EDA

面对动辄数百亿晶体管的芯片设计规模，以及异构集成、系统级封装、Chiplet等新的封装方向，AI辅助已成设计工具的有效内涵或助力。DtKesmc

AI设计正在从概念升级到实战阶段。无论是在EDA工具中应用AI算法的“AI Inside”，还是关注如何设计EDA工具助力AI芯片高效设计的“AI Outside”，EDA界和学术界都在行动。DtKesmc

AI在EDA工具中应用，已发展到什么程度？DtKesmc

Cadence在应用AI和机器学习领域走在前列，相关产品已经成熟并实现商用。“但并不是所有EDA工具都适合用机器学习，其中三个主要方向我们认为是目前最适合的，包括大规模数字IC优化、PCB设计综合以及数字仿真验证。”Cadence公司中国区总经理汪晓煜介绍到。DtKesmc

DtKesmc

Cadence公司中国区总经理汪晓煜DtKesmc

Cadence在大规模数字IC优化上使用机器学习的工具称为Cerebrus，可以扩展数字芯片设计流程并使之自动化，和Cadence RTL-to-Signoff流程联合使用，也能为高阶工艺芯片设计师、CAD 团队和 IP 开发者提供支持。据介绍，与传统人工方法相比，采用机器学习的工具能够将生产力提高 10 倍，同时可将PPA改善 20%。DtKesmc

在PCB设计综合方面，Cadence Allegro XDesign Platform是该公司与麻省理工合作完成的业界首个用于系统设计工程平台，可实现原理图、布局、分析、设计协作和数据管理的统一集成。汪晓煜表示，“在该领域，我们花了三十多年时间。PCB相对于大规模芯片来说规模小很多，为什么布局机器学习技术要花那么多时间？因为综合布局布线看似简单，但做好并不容易，我们与许多国际巨头做了很多尝试，最终现在可以满足客户的优化需求开始正式商用。”DtKesmc

在AI技术的应用上，Synopsys于2020年发布的设计空间优化AI技术（DSO.ai）据称是业界首个用于芯片设计的自主AI应用，能够在大型芯片设计解决方案空间中搜索优化目标，利用强化学习来优化功耗、性能和面积。原理上，DSO.ai通过大规模扩展对设计工作流程选项的探索，同时自动化作出非主要的决策，从而提高芯片设计生产效率。DtKesmc

鸿芯微纳成立于2018年，由国微集团、大基金和深圳市引导基金投资，专注于数字后端EDA工具，目前可以支持逻辑综合、布局布线以及时序签核。DtKesmc

DtKesmc

鸿芯微纳CTO王宇成DtKesmc

AI会带来什么益处？鸿芯微纳CTO王宇成举例到：“用两家同类型同级别的EDA工具设计芯片，可能最终做出的产品PPA表现差不多，但如果AI技术运用得好，可以把后端工具的运行时间缩短。例如计算时延（delay）如果采用AI，可以根据建模精确度把解决方案代入到时延范围内，得到你最终想要的结果。”DtKesmc

AI还可以在前端设计时，通过建模检测其在后端的运行结果，让工程师知道他们现在前段的优化动作在后端是否有效，缩减迭代的速度。但王宇成认为目前的AI技术还很难拿来做签核，因为基于建模的方式还不够精准，只能给出大概范围。DtKesmc

同属国微集团旗下的国微思尔芯创立于2004年1月，聚焦于数字芯片电子设计前端验证业务。国微思尔芯资深副总裁林铠鹏将AI应用分为两个部分来解读，一是用EDA工具帮助高效设计AI芯片，也就是“AI Outside”；二是AI技术在EDA工具的应用，就是“AI Inside”。DtKesmc

AI Outside方面，近年来做AI芯片的厂商持续增多，相比传统芯片，AI芯片的迭代速度更快、规模更大。国微思尔芯主要为这部分客户验证AI芯片性能和收敛能力，以及芯片如何与上层应用集成并迭代，国微思尔芯针对AI的分布式、矩阵式等运算特点，推出的解决方案能够在特定领域得到更快的结果。AI Inside方面，林铠鹏提到了业界目前的一种观点：AI用于EDA工具能在某种程度上降低对国内EDA人才的迫切需求。“AI技术的加持，可以在开发过程中获得更多人力的解放，加快过程的收敛。”林铠鹏表示。DtKesmc

Synopsys中国区副总经理许伟认为设计芯片需要折衷判断哪个做法更好或更合适。“要做到这种判断，AI技术一定要达到更高的一个层面，拥有非常好的性能。今天的AI无论算力和算法多么强大，始终是辅助作用，最大的用途是把专家从过去琐碎、需要手工反复操作的环节解放出来。”DtKesmc

DtKesmc

新思科技中国区副总经理许伟DtKesmc

EDA上云：趋势，但国内用户谨慎

EDA上云是一个大趋势。DtKesmc

Cadence从2014年左右开始研究EDA上云，早期与AWS、微软以及台积电合作在云上做了诸多尝试。“三年前，通过内部团队和外部客户评估后，我们的上云方案已经完全成熟，Cadence所有的工具都可以上云并通过安全认证。”汪晓煜分享到，“我们发现喜欢用EDA上云客户的大部分在欧美地区，无论小公司还是大公司都喜欢上云，尤其是小公司不愿意建立自己的IT，甚至机房也没有。”至于合作方式，可以与AWS或者直接与Cadence谈授权，直接在用户电脑上登陆使用。DtKesmc

Synopsys的许伟认为无论从算力还是大数据等方面，EDA上云都会带来更大的优势，尤其对于成长型企业将会获得更多的便利，包括更低的成本和更高的效率。当前越来越多公司开始自己组建私有云甚至公有云，这种趋势会对各类基础设施带来大量调整，据悉新思科技很早就与微软展开合作，在微软Azure上运行的IC Validator物理验证解决方案在不到9小时的时间内，完成了对AMD Radeon Pro VII GPU（超过130亿个晶体管）的验证。DtKesmc

芯华章的云原生概念，是以EDA工具或未来推出跟上云有关的工具和服务，帮助客户更好地利用云端弹性算力，另一方面也能够帮助云厂商更好地对接和服务芯片厂商，解决传统EDA厂商解决不了的问题。芯华章产品和业务规划总监杨晔表示，云原生是一个概念，技术上一般是指用容器化做弹性微服务，但这里云原生的含义是以产业应用为核心，让云成为一个随时可用的辅助工具，不是通过上云提高身价，而是要解决用户实际操作过程中使用、垂直应用工具中碰到的上云问题。DtKesmc

EDA上云的难点之一是云算力的分享。EDA无论是设计还是验证对算力的需求都非常大，初创芯片设计公司很多时候承受不起自建云，只能在公有云上“削峰填谷”。林铠鹏认为，如果能采用私有云、公有云混搭方式来提供更合理的解决方案，对于很多初创中小型公司而言会有很大帮助。此外，还要考虑信息和数据安全，以及商业模式上如何提供合理的授权方式。DtKesmc

不过即便EDA上云有着更高的便利性、灵活性，还可以根据实际情况决定授权用多久，几家EDA厂商也都表示，目前真正完全在云端使用EDA的设计企业很少，尤其是国内企业。DtKesmc

按照摩尔精英董事长兼CEO张竞扬的观察，纵观整个半导体行业，由于各家公司的研发部门分散在各个城市甚至国家，导致整体设计流程都在向云端发展。即便是20人左右的小公司，工程师也可能分布在国内外的五、六个城市，再加上公司规模较小不适合单独拥有IT团队和机房，云端成为小客户更方便的选择。DtKesmc

DtKesmc

摩尔精英董事长兼CEO张竞扬DtKesmc

另一个原因是仿真对于高算力的要求，张竞扬举例到，“7nm项目单个仿真就需要1万多个CPU core，这种情况下传统机房很难满足，只能用云解决算力问题。但现在用云的费用昂贵，在微软云上使用一个月就超一百万美金。”为此摩尔精英推出了IT/CAD及云计算服务能力，为芯片设计团队提供企业级IT基础架构及技术服务，为70多家公司搭建了芯片设计平台，包括燧原、汇顶、芯驰等知名企业。据介绍，这款芯片设计开发平台架构适用于芯片行业的最佳实践，将高性能计算、云计算、安全体系、CAD体系、数据管理、虚拟化平台等技术融合。其中CAD服务是架构的核心，对标国际先进芯片公司的CAD管理体系。DtKesmc

摩尔精英至2021年已经为十几家客户搭建混合云设计平台，大部分在本土自己机房内完成，但对于低敏感度、低交互、高算力要求的验证项目，必须要上公有云。“这里遇到的最大问题是云上EDA工具的license，大部分正版license仅支持最低一个月的购买，对于小厂商来说很多时间是浪费掉了。我们也希望EDA厂商尽快推出新的商业模式帮助这些中小企业。”张竞扬呼吁到。DtKesmc

3D IC、Chiplet可延续摩尔定律？

ICCAD的热点话题包括3D IC、Chiplet，涉及到2.5D、3D的异构集成封装。DtKesmc

据介绍，早在2013年，当时还名为Mentor的西门子EDA就已有支持CoWoS和整合型扇出（InFO）封装的工具解决方案，并有客户采用做出了异构集成封装的芯片。DtKesmc

业界人士的一个观点认为Chiplet也许是当今时代的更好选择，用一个个IP的组合来延缓摩尔定律。如何把异构的部分集成到一块硅基上，是目前业界正在解决的问题。DtKesmc

西门子EDA全球副总裁兼中国区总经理凌琳在接受ASPENCORE等媒体采访时表示，“以工艺节点论，我刚入行时还在做0.25或0.18微米，现在3纳米的样片已经出来了。过去20年跨越了十几个技术节点，摩尔定律能一路坚持下来，是全行行业生态系统努力协同的结果。” DtKesmc

据凌琳透露，两年前在西门子EDA的支持下，AMD和台积电依靠CPU+GPU的Chiplet组合赢得了市场。在这个案例中，EDA厂商需要在早期就跟Fabless、Foundry共同协作，才能支持芯片在设计上达到Chiplet异构集成封装的标准。DtKesmc

DtKesmc

西门子EDA全球副总裁兼中国区总经理凌琳DtKesmc

凌琳认为，摩尔定律不是技术定律，而是经济定律。因为“技术演进要考虑成本压力，实现缩微的成本要大家买得起，技术往前推进才有意义。EDA工具传统上是跟随支持摩尔定律向前发展的，先进工艺给EDA带来了更高的挑战，包括物理现象、新型半导体材料以及新型半导体设备的演进，EDA都必须完全跟上。”DtKesmc

面对摩尔定律的放缓，业界普遍认为3D IC能够释放系统性能空间，是为摩尔定律“续命”的最佳方法。对此Synopsys的许伟认为，3D IC的确是延续摩尔定律的有效途径之一，并且这个需求已经在爆发，是真实存在的。他举了三个场景的例子：DtKesmc

第一是高性能计算中的高带宽内存（HBM），目前HBM都不是独立芯片，需要替代方案；第二是高性能计算中的GPU、NPU，这类芯片内核通常采用先进工艺，但接口12nm即符合要求，可将不同工艺节点运用在同一颗芯片中；第三是网络芯片，目前网络芯片越做越大，一个局部差错就会导致整颗芯片失效。DtKesmc

过去开发者们设计3D IC时一直采用单点工具，涉及不同团队间的繁琐交付。“因此，新思科技推出了统一的计算平台3DIC Compiler，采用统一环境来最大限度提高生产力。”许伟说到。DtKesmc

Synopsys最近提出的SysMoore理念体现了不同方法学的整合，引领芯片行业从单一追求集成度，提升至复合维度增长的系统摩尔时代。DtKesmc

2021年10月，Cadence向业界正式交付全新的Cadence Integrity 3D IC平台。据悉这是业界首款完整的高容量3D IC平台，将设计规划、物理实现和系统分析统一集成于单个管理界面中，客户可以利用平台集成的热、功耗和静态时序分析功能，优化芯片的PPA。汪晓煜表示：“3D IC设计需要的模拟、数字和PCB、封装工具，Cadence可以提供完整流程的工具，近年也将多物理场仿真短板补齐，整合在自家平台中，实现了整个数据库的统一。”DtKesmc

无疑，一个统一的整体数据库，对芯片设计行业具有极大的价值。DtKesmc

3D IC是一个系统性的工程,牵扯到设计、封装、实现等多个层面。Cadence表示会与客户共同实现整个设计流程，合作方包括其客户、foundry和封测厂商等。DtKesmc

国内EDA厂商方面，鸿芯微纳也有自己的计划。王宇成认为，后摩尔时代的工艺节点微缩遇到瓶颈，3D IC是未来一个大方向，需要提早布局。据透露，鸿芯微纳的一些客户也提出了这方面的需求，双方正在计划合作中。目前鸿芯微纳计划先实现一个3D IC的设计管理与调度平台，这个平台将支持Die与Die的再堆叠、3D组件建模、以及3D时序分析等功能。DtKesmc

“芯片公司需要降本增效新模式提升效率，采用SiP异构封装集成复用Chiplet，能够达到十倍提升研发和运营效率的效果。”摩尔精英董事长兼CEO张竞扬表示。DtKesmc

摩尔精英封装服务主要聚焦在工程批快封、系统级SiP封装设计、量产管理三大业务。据介绍，刚开业的摩尔精英无锡SiP封测中心一期面积1.5万平，最核心的业务就是3D IC封装，年产能超过1亿颗。DtKesmc

本土新创EDA公司引人瞩目

EDA三巨头的发展史就是不断并购整合，通过融入新技术的方式来提供新工具。DtKesmc

“即便是国外几家EDA巨头也是从几十年发展中慢慢积累起来的，虽然在产业链上覆盖了更多的点，但这些点无论是工具本身还是产生的数据，都仍比较碎片化。”芯华章产品和业务规划总监杨晔表示，“巨头们在积累过程中形成垄断格局，往往创新动力不足。在这个大环境下，芯华章选择切入EDA产业链的数字验证环节，数字验证不是一个点，而是互相之间有紧密联系的面。”DtKesmc

DtKesmc

芯华章产品和业务规划总监杨晔DtKesmc

业内人士普遍认为，验证环节面临三个痛点：工具缺乏兼容性、数据碎片化、工具缺乏创新。这些已成为目前芯片设计追求更快、更强、更简单的三大阻碍。DtKesmc

顺应产业需求，芯华章于2021年11月正式发布四款拥有自主知识产权的数字验证EDA产品，以及统一底层框架的智V验证平台 (FusionVerify Platform)。其中包括国内领先的数字仿真器穹鼎(GalaxSim-1.0)、新一代智能验证系统穹景(GalaxPSS)、国内EDA领域率先基于字级建模的可扩展形式化验证工具穹瀚（GalaxFV）以及高性能FPGA原型验证系统桦捷（HuaPro-P1）。DtKesmc

杨晔表示，动态仿真和静态仿真两个数字验证中的核心功能，在数字验证平台上形成了互补和配合；智能化验证工具则从需求和架构出发，成为连接动态仿真工具的桥梁，和仿真工具相互配合。同时，因为逻辑仿真从调试到性能有各种不同需求，传统上也需要有硬件辅助，FPGA原型验证系统正是对动态仿真方法学的补充。DtKesmc

芯华章产品从用户界面、调试功能、数据格式均具备统一性，底层编译技术和对新型Arm架构服务器的支持上也全部采用统一框架，形成智能化验证平台。在ICCAD 2020期间，ASPENCORE曾报道芯华章提出的EDA 2.0终极目标，平台化、智能化、自动化正是向目标努力迈出的一步，“芯华章力争在数字验证这个面上，给下游芯片和IP厂商带来不一样的体验和更大的价值。”杨晔说到。DtKesmc

“虽然这几年中国出现了很多新创EDA企业，但如果从整个中国的大市场来看，几十家并不算多，二十年前美国的EDA公司也非常多。”国微思尔芯资深副总裁林铠鹏分享到，“现在国内厂商还是集中在一些小的点工具上，在某些领域可能稍显拥挤，但随着产业不断的发展，市场会有自己的调节能力。”DtKesmc

谈到未来国内EDA公司可能面临的整合，王宇成分析道，整合可以有经济上和技术上两种，目前来看后者更符合中国国情。“从EDA工具的角度看，国内厂商如果没有完整解决方案，要客户转而采用国产EDA非常困难，需要专门的机构整合分散的EDA工具使它们变成真正的国产化完整解决方案。这里的关键技术在于数据库，2002年左右美国就有各种联盟希望通过数据库来进行EDA整合。对中国来说制订自己的EDA行业标准很重要，实现的话就能整合国内EDA，给客户完整的解决方案，而不是某个部分的点工具。”DtKesmc

许伟认为国内半导体产业链的加强和提高证明了整个生态在可持续发展，面对全球缺芯，中国也在资本、技术和人才各个方面努力为全球产业链作贡献。这样不但促使中国不断深度融入全球产业链，也让半导体产业获得中国注入的发展活力，最终达到竞争与合作的平衡。“中国半导体产业的国产化应该是脚踏实地、公平竞争、开放创新的国产化，高水平国产化必然要求高水平的国际化，中国半导体产业只有走这样的道路才会越来越健康。”