近日，瑞萨发布了符合最新PCIe 6.0规范的Gen6 Timing时钟器件，请看其应用范围和技术详情。YVBesmc
YVBesmc
应用范围YVBesmc
日本瑞萨电子发布的全球首个PCIe 6.0标准的计时方案，包括11款时钟缓冲器(clock buffer)、4款多路复用器(multiplexer)，以及时钟发生器(clock generator)，为数据中心、云计算、网络、高速工业应用提供完整的产品线。YVBesmc
瑞萨电子时钟产品部副总裁Zaher Baidas表示：“PCIe Gen6时钟器件将成为数据中心、高速网络和其它应用中新设备的核心。正如我们针对前几代标准所推出的产品一样，瑞萨率先为客户打造了PCIe Gen6时钟解决方案，以支持这些新的、更高性能的系统。同时，瑞萨的客户也十分了解并信任我们所拥有技术专长和市场洞见，能够确保他们的产品满足未来的需求。”YVBesmc
Semico Research首席分析师Rich Wawrzyniak表示：“通过为PCIe Gen6提供首个分离时序解决方案，瑞萨使客户能够开发下一代高性能系统。看到这种新功能所带来的创新很有趣，尤其是在考虑新兴Chiplet市场的解决方案如何开始发展时，需要提高速度和带宽作为基本常数。”YVBesmc
技术参数详情YVBesmc
1月份，PCI-SIG组织正式发布了PCIe 6.0标准规范，带宽继续翻倍，x16单向可达128GB/s，而且升级了PAM4脉冲调幅信令、FEC前向纠错机制、FLIT流量控制单元编码，是历代变化最大的一次。此前，Rambus曾全球首个发布了完全符合PCIe 6.0的控制器，支持全部新特性。YVBesmc
瑞萨称，PCIe 6.0带宽提升的同时，要求时钟抖动(ClockJitter)不超过100fps RMS，而瑞萨的RC190xx系列时钟缓冲器、RC192xx系列多路复用器时钟抖动仅仅4fps RMS，等于几乎没有任何噪声。YVBesmc
同时，输入输出延迟为1.4ns，输出输出偏差为35ps，电源电压抑制比(PSRR) -80dB@100kHz，都可以保证充分的系统稳定性，并支持断电容忍(PDT)、弹性启动序列(FSS)，以确保一场系统状态下的稳定性。YVBesmc
此外，功耗也比前代产品降低了30％。YVBesmc
瑞萨的PCIe 6.0时钟缓冲器可选4、8、13、16、20、24输出，多路复用器可选2、4、8、16输出，封装尺寸都仅仅3×3毫米。YVBesmc
责编：EditorTiger
