台积电在该公司的北美年度技术研讨会上公布了其由纳米片晶体管驱动的下一代 N2 工艺。据纯代工厂称，N2 计划于 2025 年开始生产。p8Uesmc
台积电表示，N2 将采用纳米片晶体管架构，以提供性能和功率效率的全节点改进，以实现其客户的下一代产品创新。除了移动计算基准版本之外，N2 技术平台还包括一个高性能变体，以及全面的小芯片集成解决方案。p8Uesmc
该公司表示，台积电的 N2 将能够在相同功率下比 N3 提高 10-15% 的速度，或在相同速度下降低 25-30% 的功率。p8Uesmc
路透社的一篇报道援引台积电高管的话称，该公司将在 2024 年获得 ASML 的高 NA EUV 芯片制造工具。p8Uesmc
在座谈会上，台积电还透露其 N3 技术将采用台积电 FINFLEX 架构创新产品，该公司称其为“设计师提供了无与伦比的灵活性”。FINFLEX 架构特性提供了不同标准单元的选择，其中 3-2 翅片配置可实现超性能，2-1 翅片配置可提高功率效率和晶体管密度，2-2 翅片配置可在两者之间取得平衡。p8Uesmc
凭借其专有的 FINFLEX 架构，“客户可以创建 SoC 设计，通过功能块实现针对所需性能、功率和面积目标的最佳优化鳍配置，并集成在同一芯片上，并针对他们的需求进行精确调整，”台积电表示。p8Uesmc
此外，台积电透露正在开发 N6e，旨在提供边缘人工智能和物联网设备所需的计算能力和能源效率。N6e 将基于台积电的 7nm 工艺，预计逻辑密度是 N12e 的三倍。它将作为台积电超低功耗平台的一部分，该平台是针对边缘人工智能和物联网应用的逻辑、射频、模拟、嵌入式非易失性存储器和电源管理 IC 解决方案组合。p8Uesmc
座谈会上还展示了台积电-SoIC 芯片堆叠解决方案的两个客户应用：一个基于 SoIC 的 CPU，采用晶圆上芯片 (CoW) 技术将 SRAM 堆叠为 3 级缓存；以及使用晶圆上晶圆 (WoW) 技术堆叠在深沟槽电容器芯片顶部的智能处理单元。p8Uesmc
台积电指出，随着面向 CoW 和 WoW 的 N7 芯片的生产，对 N5 技术的支持计划在 2023 年进行。为了满足客户对 SoIC 和其他台积电 3DFabric 系统集成服务的需求，台积电继续说道，“全球首家全自动 3DFabric 工厂正在将于 2022 年下半年开始生产。”p8Uesmc
台积电位于台湾北部淳安的全自动 3DFabric 工厂将成为公司将其 SoIC 技术商业化的地方。台积电 CEO CC Wei 于 2021 年 6 月透露，计划在 2022 年底前拥有 5 家晶圆厂专门提供其 3DFabric 先进封装解决方案。p8Uesmc
p8Uesmc
台积电先进制程路线图p8Uesmc
p8Uesmc
责编：Editordan
